Ambiente de co-emulación para evaluación de arquitecturas computacionales en sistemas en chip /
Guardado en:
| Autor principal: | |
|---|---|
| Formato: | Tesis Libro |
| Idioma: | Español |
| Temas: | |
| Etiquetas: |
Sin etiquetas, Sé el primero en etiquetar este registro!
|
Ejemplares similares: Ambiente de co-emulación para evaluación de arquitecturas computacionales en sistemas en chip /
- Formación complementaria y proyecto de impacto en un área de concentración : sistemas digitales /
- Assessment of Branch Prediction Schemes on Mips Processor /
- Reporte de formación complementaria en área de concentración en diseño de sistemas digitales /
- Graphical Framework for Automatic Generation of Custom UVM Testbenches in SystemVerilog Applied for the Validation of a SerDes DUT /
- Reporte de formación complementaria en área de concentración en diseño de sistemas digitales /
- Metodología de aceleración de depuardores de código para procesadores Power PC en emulación /