Designing 2D and 3D Network-on-Chip Architectures /
Guardat en:
| Altres autors: | |
|---|---|
| Format: | Llibre |
| Idioma: | anglès |
| Publicat: |
Nueva York, EUA :
Springer,
2014, c2014
|
| Matèries: | |
| Etiquetes: |
Sense etiquetes, Sigues el primer a etiquetar aquest registre!
|
MARC
| LEADER | 00000nam^a2200000^a^4500 | ||
|---|---|---|---|
| 001 | 000336887 | ||
| 005 | 20250521000000.0 | ||
| 009 | 20260310114312.532 | ||
| 020 | |a 978-1-4614-4273-8 | ||
| 037 | |a Acervo ITESO - Biblioteca | ||
| 041 | |a ING | ||
| 082 | |a 621. 391 |b DES | ||
| 245 | 0 | 0 | |a Designing 2D and 3D Network-on-Chip Architectures / |c K. Tatas... [et al.]. |
| 264 | 4 | |a Nueva York, EUA : |b Springer, |c 2014, c2014 | |
| 300 | |a XIII, 265 p. | ||
| 336 | |a texto |b txt |2 rdacontenido | ||
| 337 | |a sin mediación |b n |2 rdamedio | ||
| 338 | |a volumen |b nc |2 rdasoporte | ||
| 649 | |a XX | ||
| 650 | |a Redes en un Chip - |x Tema Principal | ||
| 650 | |a Circuitos Integrados | ||
| 650 | |a Tercera Dimensión | ||
| 650 | |a Manipulación de Imagen por Computadora | ||
| 650 | |a Imagen - |x Aspectos Tecnológicos - |x Tema Principal | ||
| 650 | |a Sistemas Embebidos | ||
| 650 | |a Sistemas Computacionales | ||
| 650 | |a Nanotecnología | ||
| 650 | |a Microelectrónica | ||
| 650 | |a Ingeniería Computacional | ||
| 650 | |a Ingeniería Electrónica | ||
| 700 | |a Tatas, Konstantinos |e (autor) | ||
| 910 | |a Fondo General | ||
| 920 | |a Impresos - Libros | ||
| 930 | |a Colección General | ||
| 905 | |a 101 | ||
| 901 | |a 0500226722 |b IT1 |c ACC |i C138469 |u 20250521 | ||
| 902 | |a https://opac.biblio.iteso.mx/vufind/Record/000336887 | ||