Anar al contingut
Biblioteca Dr. Jorge Villalobos Padilla, SJ
Dirección de Información Académica
Opiniones y sugerencias
Bossa de llibres :
0
ítems
( Complet )
Autenticació institucional
Idioma
Inglés
Deutsch
Español
Français
Italiano
日本語
Nederlands
Português
Português (Brasil)
中文(简体)
中文(繁體)
Türkçe
עברית
Gaeilge
Cymraeg
Ελληνικά
Català
Euskara
Русский
Čeština
Suomi
Svenska
polski
Dansk
slovenščina
اللغة العربية
বাংলা
Galego
Tiếng Việt
Hrvatski
हिंदी
Հայերէն
Українська
Sámegiella
Монгол
Māori
Opiniones y sugerencias
Bossa de llibres :
0
ítems
( Complet )
Autenticació institucional
Idioma
Inglés
Deutsch
Español
Français
Italiano
日本語
Nederlands
Português
Português (Brasil)
中文(简体)
中文(繁體)
Türkçe
עברית
Gaeilge
Cymraeg
Ελληνικά
Català
Euskara
Русский
Čeština
Suomi
Svenska
polski
Dansk
slovenščina
اللغة العربية
বাংলা
Galego
Tiếng Việt
Hrvatski
हिंदी
Հայերէն
Українська
Sámegiella
Монгол
Māori
Página de inicio
Portal Biblioteca
Tesauro
Reservar espacios
Revistas
Aviso de privacidad
Tots els camps
Títol
Autor
Matèria
Signatura
ISBN/ISSN
Etiqueta
Número de sistema
Trobar
Avançada
Diseño de una memoria SRAM de...
Citar
Enviar per correu electrònic aquest
Imprimir
Exportar registre
Exportar a RefWorks
Exportar a EndNote
Exportar a Zotero Web Library
Afegir a favorits
Enllaç permanent
Diseño de una memoria SRAM de 4Kbits /
Guardat en:
Dades bibliogràfiques
Autor principal:
Vallejo Martínez, Juan José
(autor)
Format:
Thesis
Llibre
Idioma:
espanyol
Matèries:
SRAM (Static Random Access Memory) -
>
Diseño y Construcción -
>
Tema Principal
Memorias (Ingeniería Computacional) -
>
Diseño y Construcción
Arquitectura de Computadoras
Ingeniería Computacional
Ingeniería Electrónica
Etiquetes:
Afegir etiqueta
Sense etiquetes, Sigues el primer a etiquetar aquest registre!
Fons
Descripció
Comentaris
Ítems similars
Visualització del personal
Sigues el primer a deixar un comentari!
Comentaris
Abans heu d’iniciar sessió
Ítems similars
Diseño de módulos controladores para una memoria SRAM de 256K x 16 bits y una memoria SDRAM de 4Mx 16 bits x 4 bancos /
per: Flores Fajardo, Carlos Alberto
Metodología de construcción de arreglos de memoria modulares /
per: Martínez González, Héctor Augusto
DRAM Circuit Design : Fundamentals and High-Speed Topics /
Publicat: (2008)
Fast Static RAM : Component and Module Data /
Publicat: (1997)
Reference Model and Verification Environment Design for DDR Sdram Memories /
per: Güereña Morán, Alejandro
© 2026 Catálogo Público de la Biblioteca V/F -- v.11.0