Sistema de recuperador de datos y reloj utilizando sobre-muestreo a lazo abierto /

Podobné jednotky

• Diseño físico de un circuito de conversión de datos paralelo-serie-paralelo /
  Autor: Velarde González, Fabio Alberto
  Vydáno: (2007)
• Metodología de cobertura para la validación de circuitos integrados /
  Autor: Arceo Salcido, Ana Laura
  Vydáno: (2009)
• Verification Methodology Manual for SystemVerilog /
  Vydáno: (2006, c2006)
• Learning by Example Using Verilog : Basic Digital Design with a Basys FPGA Board /
  Autor: Haskell, Richard E.
  Vydáno: (2008, c2008)
• Learning by Example Using Verilog : Advanced Digital Design Using a Nexys 2 FPGA Board /
  Autor: Haskell, Richard E.
  Vydáno: (2009, c2009)