Aller au contenu
Biblioteca Dr. Jorge Villalobos Padilla, SJ
Dirección de Información Académica
Opiniones y sugerencias
Panier de livres :
0
notices
( Plein )
Accéder à votre institution
Langue
Inglés
Deutsch
Español
Français
Italiano
日本語
Nederlands
Português
Português (Brasil)
中文(简体)
中文(繁體)
Türkçe
עברית
Gaeilge
Cymraeg
Ελληνικά
Català
Euskara
Русский
Čeština
Suomi
Svenska
polski
Dansk
slovenščina
اللغة العربية
বাংলা
Galego
Tiếng Việt
Hrvatski
हिंदी
Հայերէն
Українська
Sámegiella
Монгол
Māori
Opiniones y sugerencias
Panier de livres :
0
notices
( Plein )
Accéder à votre institution
Langue
Inglés
Deutsch
Español
Français
Italiano
日本語
Nederlands
Português
Português (Brasil)
中文(简体)
中文(繁體)
Türkçe
עברית
Gaeilge
Cymraeg
Ελληνικά
Català
Euskara
Русский
Čeština
Suomi
Svenska
polski
Dansk
slovenščina
اللغة العربية
বাংলা
Galego
Tiếng Việt
Hrvatski
हिंदी
Հայերէն
Українська
Sámegiella
Монгол
Māori
Página de inicio
Portal Biblioteca
Tesauro
Reservar espacios
Revistas
Aviso de privacidad
Tous les champs
Titre
Auteur
Sujet
Cote
ISBN/ISSN
Tag
Número de sistema
Rechercher
Recherche avancée
Diseño del ambiente de verific...
Citer
Envoyer par courriel
Imprimer
Exporter les notices
Exporter vers RefWorks
Exporter vers EndNote
Exporter vers Zotero Web Library
Ajouter aux favoris
Permalien
Diseño del ambiente de verificación para un decodificador de Viterbi /
Enregistré dans:
Détails bibliographiques
Auteur principal:
Cuéllar Robles, Saúl
(autor)
Format:
Thèse
Livre
Langue:
espagnol
Sujets:
Algoritmos
Circuitos Integrados -
>
Prueba y Medición -
>
Tema Principal
Decodificadores (Electrónica) -
>
Diseño y Construcción -
>
Tema Principal
Señales (Telecomunicaciones)
Modelos Matemáticos
Ingeniería Electrónica
Tags:
Ajouter un tag
Pas de tags, Soyez le premier à ajouter un tag!
Exemplaires
Description
Commentaires
Documents similaires
Affichage MARC
Soyez le premier à ajouter un commentaire!
Votre commentaire
Il faut se connecter d'abord
Documents similaires
Desarrollo de una metodología para la validación de señal mixta MSV /
par: Romero Ríos, José Fabián
Publié: (2008)
Metodología de aceleración de depuardores de código para procesadores Power PC en emulación /
par: Preciado Esparza, David
Publié: (2010)
Desarrollo de un modelo de referencia para la verificación de un prototipo reproductor de videojuegos basado en el sistema de entretenimiento Nintendo de ocho bits /
par: Dávila Castro, Ricardo
Publié: (2011)
Establecimiento de una plataforma de Fault Grading para bloques específicos de un microprocesador /
par: Perfecto Reyes, Gerardo J.
Publié: (2008)
Metodología de cobertura para la validación de circuitos integrados /
par: Arceo Salcido, Ana Laura
Publié: (2009)
© 2026 Catálogo Público de la Biblioteca V/F -- v.11.0