Saltar al contenido
Biblioteca Dr. Jorge Villalobos Padilla, SJ
Dirección de Información Académica
Opiniones y sugerencias
Canasta de libros :
0
elementos
( Completo )
Iniciar sesión
Idioma
Inglés
Deutsch
Español
Français
Italiano
日本語
Nederlands
Português
Português (Brasil)
中文(简体)
中文(繁體)
Türkçe
עברית
Gaeilge
Cymraeg
Ελληνικά
Català
Euskara
Русский
Čeština
Suomi
Svenska
polski
Dansk
slovenščina
اللغة العربية
বাংলা
Galego
Tiếng Việt
Hrvatski
हिंदी
Հայերէն
Українська
Sámegiella
Монгол
Māori
Opiniones y sugerencias
Canasta de libros :
0
elementos
( Completo )
Iniciar sesión
Idioma
Inglés
Deutsch
Español
Français
Italiano
日本語
Nederlands
Português
Português (Brasil)
中文(简体)
中文(繁體)
Türkçe
עברית
Gaeilge
Cymraeg
Ελληνικά
Català
Euskara
Русский
Čeština
Suomi
Svenska
polski
Dansk
slovenščina
اللغة العربية
বাংলা
Galego
Tiếng Việt
Hrvatski
हिंदी
Հայերէն
Українська
Sámegiella
Монгол
Māori
Página de inicio
Portal Biblioteca
Tesauro
Reservar espacios
Revistas
Aviso de privacidad
Todos los campos
Título
Autor
Tema
Código Dewey
ISBN/ISSN
Etiqueta
Número de sistema
Buscar
Búsqueda Avanzada
Diseño del ambiente de verific...
Citar
Compartir por correo electrónico
Imprimir
Exportar registro
Exportar a RefWorks
Exportar a EndNote
Exportar a Zotero Web Library
Agregar a favoritos
Enlace permanente
Diseño del ambiente de verificación para un decodificador de Viterbi /
Guardado en:
Detalles Bibliográficos
Autor principal:
Cuéllar Robles, Saúl
(autor)
Formato:
Tesis
Libro
Idioma:
Español
Temas:
Algoritmos
Circuitos Integrados -
>
Prueba y Medición -
>
Tema Principal
Decodificadores (Electrónica) -
>
Diseño y Construcción -
>
Tema Principal
Señales (Telecomunicaciones)
Modelos Matemáticos
Ingeniería Electrónica
Etiquetas:
Agrega una etiqueta
Sin etiquetas, Sé el primero en etiquetar este registro!
Existencias
Descripción
Comentarios
Ejemplares similares
Etiquetas MARC
Sé el primero en dejar un comentario!
Tu comentario
Primero debes ingresar al sistema
Ejemplares similares
Desarrollo de una metodología para la validación de señal mixta MSV /
por: Romero Ríos, José Fabián
Metodología de aceleración de depuardores de código para procesadores Power PC en emulación /
por: Preciado Esparza, David
Desarrollo de un modelo de referencia para la verificación de un prototipo reproductor de videojuegos basado en el sistema de entretenimiento Nintendo de ocho bits /
por: Dávila Castro, Ricardo
Establecimiento de una plataforma de Fault Grading para bloques específicos de un microprocesador /
por: Perfecto Reyes, Gerardo J.
Metodología de cobertura para la validación de circuitos integrados /
por: Arceo Salcido, Ana Laura
© 2026 Catálogo Público de la Biblioteca V/F -- v.11.0