Pentium Pro and Pentium II System Architecture /
Contenido: 1. Revisión del sistema; 2. Revisión del procesador; 3. Configuración del encendido del procesador; 4. Inicio del procesador; 5. El motor de traer, decodificar y ejecutar; 6. Reglas de conducta; 7. Los cachés del procesador; 8. Características eléctricas del bus; 9. Fundamentos del bus; 1...
Сохранить в:
| Главный автор: | |
|---|---|
| Формат: | |
| Язык: | английский |
| Опубликовано: |
Upper Saddle River, EUA :
Addison-Wesley,
1998, c1998
|
| Редактирование: | 2a edición |
| Серии: | (PC System Architecture Series)
|
| Предметы: | |
| Метки: |
Нет меток, Требуется 1-ая метка записи!
|
MARC
| LEADER | 00000nam^a2200000^a^4500 | ||
|---|---|---|---|
| 001 | 000267361 | ||
| 005 | 20250619000000.0 | ||
| 009 | 20260310110820.668 | ||
| 020 | |a 0-201-30973-4 | ||
| 025 | |a Donación José María Uruñuela, 1 ejemplar | ||
| 037 | |a Acervo ITESO - Biblioteca | ||
| 041 | |a ING | ||
| 082 | |a 621. 391 |b SHA | ||
| 100 | |a Shanley, Tom |e (autor) | ||
| 245 | 1 | 0 | |a Pentium Pro and Pentium II System Architecture / |c T. Shanley. |
| 250 | |a 2a edición | ||
| 264 | 4 | |a Upper Saddle River, EUA : |b Addison-Wesley, |c 1998, c1998 | |
| 300 | |a XXXV, 588 p. | ||
| 336 | |a texto |b txt |2 rdacontenido | ||
| 337 | |a sin mediación |b n |2 rdamedio | ||
| 338 | |a volumen |b nc |2 rdasoporte | ||
| 440 | 1 | |a (PC System Architecture Series) | |
| 520 | |a Contenido: 1. Revisión del sistema; 2. Revisión del procesador; 3. Configuración del encendido del procesador; 4. Inicio del procesador; 5. El motor de traer, decodificar y ejecutar; 6. Reglas de conducta; 7. Los cachés del procesador; 8. Características eléctricas del bus; 9. Fundamentos del bus; 10. Obtención de la propiedad del bus; 11. Las fases de petición y error; 12. La fase de fisgoneo; 13. Las fases de respuesta y datos; 14. Referencia de la transacción; 15. Transacciones de E/S; 16. Transacciones del agente central; 17. Otras señales; 18. El procesador Pentium II; 19. Mejoras del juego de instrucciones; 20. Mejoras del juego de registro; 21. Característica de actualización del BIOS; 22. Paginación de las mejoras; 23. Mejoras de interrupción; 24. Arquitectura de verificación de la máquina; 25. Monitoreo del desempeño y del timestamp; 26. MMX: Matrix Math Extensions; 27. Chips 450GX y KX; 28. Chip 440FX; Apéndice A. Registros MTRR. | ||
| 649 | |a XX | ||
| 650 | |a Bus de Datos | ||
| 650 | |a Microprocesadores - |x Tema Principal | ||
| 650 | |a Electrónica - |x Equipo y Aparatos | ||
| 650 | |a Componentes (Hardware) | ||
| 650 | |a Arquitectura de Computadoras | ||
| 650 | |a Computadoras Personales | ||
| 650 | |a Programación (Software) | ||
| 650 | |a Microelectrónica | ||
| 650 | |a Ingeniería Computacional | ||
| 650 | |a Ingeniería Electrónica | ||
| 910 | |a Fondo General | ||
| 920 | |a Impresos - Libros | ||
| 930 | |a Colección General | ||
| 905 | |a 101 | ||
| 901 | |a 0500151082 |b IT1 |c ACC |d DT |i D |u 20250619 | ||
| 902 | |a https://opac.biblio.iteso.mx/vufind/Record/000267361 | ||