Organización y arquitectura de computadores : diseño para optimizar prestaciones /
Contenido: 1. Visión general: Introducción; Evolución y prestaciones de los computadores; 2. El computador: Perspectiva de alto nivel del funcionamiento y de las interconexiones del computador; Memoria caché; Memoria interna; Memoria externa; Entrada/salida; Sistemas operativos; 3. La unidad central...
Guardat en:
| Autor principal: | |
|---|---|
| Altres autors: | |
| Format: | Llibre |
| Idioma: | espanyol |
| Publicat: |
Madrid, España :
Prentice-Hall,
2006, c2006
|
| Matèries: | |
| Etiquetes: |
Sense etiquetes, Sigues el primer a etiquetar aquest registre!
|
MARC
| LEADER | 00000nam^a2200000^a^4500 | ||
|---|---|---|---|
| 001 | 000266233 | ||
| 005 | 20250521000000.0 | ||
| 009 | 20260310110745.478 | ||
| 020 | |a 84-8966-082-4 | ||
| 037 | |a Acervo ITESO - Biblioteca | ||
| 041 | |a ESP | ||
| 082 | |a 004. 22 |b STA | ||
| 100 | |a Stallings, William |e (autor) | ||
| 240 | 1 | 1 | |a [Organización y arquitectura de computadores: diseño para optimizar prestaciones] |
| 245 | 1 | 0 | |a Organización y arquitectura de computadores : |b diseño para optimizar prestaciones / |c W. Stallings ; tr. por Antonio Cañas Vargas... [et al.]. |
| 264 | 4 | |a Madrid, España : |b Prentice-Hall, |c 2006, c2006 | |
| 300 | |a XX, 813 p. | ||
| 336 | |a texto |b txt |2 rdacontenido | ||
| 337 | |a sin mediación |b n |2 rdamedio | ||
| 338 | |a volumen |b nc |2 rdasoporte | ||
| 500 | |a Traducción de: Computer Organization and Architecture: Designing for Performance | ||
| 520 | |a Contenido: 1. Visión general: Introducción; Evolución y prestaciones de los computadores; 2. El computador: Perspectiva de alto nivel del funcionamiento y de las interconexiones del computador; Memoria caché; Memoria interna; Memoria externa; Entrada/salida; Sistemas operativos; 3. La unidad central de procesamiento: Aritmética del computador; Repertorios de instrucciones: características y funciones; Repertorios de instrucciones: modos de direccionamiento y formatos; Estructura y funcionamiento del procesador; Computadores de repertorio reducido de instrucciones; Paralelismo en las instrucciones y procesadores superescalares; La arquitectura IA-64; 4. La unidad de control: Funcionamiento de la unidad de control; Control microprogramado; 5. Organización paralela: Procesamiento paralelo; Apéndices: Sistemas de numeración; Lógica digital; Proyectos para enseñar arquitectura y organización de computadores. | ||
| 521 | |a 2016 BO Licenciatura en Ingeniería en Redes y Telecomunicaciones Acreditación | ||
| 590 | |a Traducción de la 7a edición en inglés | ||
| 649 | |a XX | ||
| 650 | |a Algoritmos | ||
| 650 | |a Control - |x Teoría | ||
| 650 | |a Proceso en Paralelo | ||
| 650 | |a Proceso Electrónico de Datos | ||
| 650 | |a Bus de Datos | ||
| 650 | |a Memorias (Ingeniería Computacional) | ||
| 650 | |a Microprocesadores | ||
| 650 | |a Electrónica - |x Equipo y Aparatos | ||
| 650 | |a Componentes (Hardware) | ||
| 650 | |a Sistemas Operativos | ||
| 650 | |a Sistemas Computacionales | ||
| 650 | |a Arquitectura de Computadoras - |x Tema Principal | ||
| 650 | |a Computadoras | ||
| 650 | |a Electrónica Digital | ||
| 650 | |a Ingeniería Computacional | ||
| 700 | |a Prieto Espinosa, Alberto |e (prólogo) | ||
| 910 | |a Fondo General | ||
| 920 | |a Impresos - Libros | ||
| 930 | |a Colección General | ||
| 905 | |a 101 | ||
| 901 | |a 0500149187 |b IT1 |c ACC |u 20250521 | ||
| 901 | |a 0500149219 |b IT1 |c ACC |u 20250521 | ||
| 901 | |a 0500149192 |b IT1 |c ACC |u 20250521 | ||
| 901 | |a 0500149195 |b IT1 |c ACC |u 20250521 | ||
| 902 | |a https://opac.biblio.iteso.mx/vufind/Record/000266233 | ||