Computer Aided Logical Design with Emphasis on VLSI /
Existe de los mismos autores una obra publicada en 1980 titulada Teoría de conmutación y diseño lógico; aunque la presente edición no supone del todo una actualización o adaptación de aquélla, utiliza mucho del material ofrecido en las tres ediciones de Teoría de conmutación... y conserva muchos de...
Tallennettuna:
| Päätekijä: | |
|---|---|
| Muut tekijät: | |
| Aineistotyyppi: | Kirja |
| Kieli: | englanti |
| Julkaistu: |
Hoboken, EUA :
Wiley,
1993, c1993
|
| Painos: | 4a edición |
| Aiheet: | |
| Tagit: |
Ei tageja, Lisää ensimmäinen tagi!
|
MARC
| LEADER | 00000nam^a2200000^a^4500 | ||
|---|---|---|---|
| 001 | 000153388 | ||
| 005 | 20250521000000.0 | ||
| 009 | 20260310100316.1 | ||
| 020 | |a 0-471-57527-5 | ||
| 037 | |a Acervo ITESO - Biblioteca | ||
| 041 | |a ING | ||
| 082 | |a 621. 395 |b HIL | ||
| 100 | |a Hill, Frederick J. |e (autor) | ||
| 240 | 1 | 1 | |a [Teoría de conmutación y diseño lógico] |
| 245 | 1 | 0 | |a Computer Aided Logical Design with Emphasis on VLSI / |c F.J. Hill, G.R. Peterson. |
| 250 | |a 4a edición | ||
| 264 | 4 | |a Hoboken, EUA : |b Wiley, |c 1993, c1993 | |
| 300 | |a XV, 534 p. | ||
| 336 | |a texto |b txt |2 rdacontenido | ||
| 337 | |a sin mediación |b n |2 rdamedio | ||
| 338 | |a volumen |b nc |2 rdasoporte | ||
| 520 | |a Existe de los mismos autores una obra publicada en 1980 titulada Teoría de conmutación y diseño lógico; aunque la presente edición no supone del todo una actualización o adaptación de aquélla, utiliza mucho del material ofrecido en las tres ediciones de Teoría de conmutación... y conserva muchos de los capítulos principales. Contenido: Análisis lógico; Sistemas numéricos y códigos; Teoremas fundamentales del álgebra booleana; Realización de elementos lógicos; Manipulación de las expresiones booleanas; Algoritmos para la optimización de la lógica combinacional; Realizaciones VLSI de lógica combinacional; Lógica multinivel usando partes complejas; Componentes de sistemas secuenciales; Síntesis de circuitos secuenciales de modo de reloj; Procesos de vectores: descripción y realización; Realización VLSI de sistemas digitales; Circuitos secuenciales con especificaciones incompletas; Circuitos secuenciales de modo de nivel; Generación de pruebas para VLSI; Funciones lógicas combinacionales con propiedades especiales. | ||
| 649 | |a XX | ||
| 650 | |a Proceso Electrónico de Datos | ||
| 650 | |a VLSI | ||
| 650 | |a Circuitos Integrados - |x Diseño y Construcción | ||
| 650 | |a Circuitos Electrónicos - |x Análisis | ||
| 650 | |a Semiconductores | ||
| 650 | |a Optimización Matemática | ||
| 650 | |a Programación (Matemáticas) | ||
| 650 | |a Diseño Lógico | ||
| 650 | |a Diseño del Producto | ||
| 650 | |a Diseño Asistido por Computadora | ||
| 650 | |a Matemáticas de Ingeniería | ||
| 650 | |a Microelectrónica | ||
| 650 | |a Electrónica Digital | ||
| 650 | |a Electrónica - |x Matemáticas | ||
| 650 | |a Ingeniería Computacional | ||
| 650 | |a Ingeniería Electrónica | ||
| 700 | |a Peterson, Gerald R. |e (autor) | ||
| 910 | |a Fondo General | ||
| 920 | |a Impresos - Libros | ||
| 930 | |a Colección General | ||
| 905 | |a 101 | ||
| 901 | |a 0500082057 |b IT1 |c ACC |u 20250521 | ||
| 902 | |a https://opac.biblio.iteso.mx/vufind/Record/000153388 | ||