פריטים דומים: Diseño e implementación de divisor de frecuencia e integración del SoC CDR adaptativo a jitter con LFSR para pruebas y PLL interno con tecnología BiCMOS de 130 nm /
- Analog BiCMOS Design : Practices and Pitfalls /
- Serializer Design for a SerDes Chip in 130nm CMOS Technology /
- Test Modules Design for a SerDes Chip in 130nm CMOS Technology /
- Design of the Analog Transmitter Module in 130 nm CMOS Technology /
- Reporte de formación complementaria en área de diseño de circuitos integrados digitales /
- Formación complementaria en área de concentración : diseño de circuitos integrados analógicos /