Integrated Circuit Design : IC Design Flow and Project-Based Learning /
Contiene: I. Fundamentos del diseño y simulación de circuitos integrados (CI) con Verilog HDL: 1) Introducción al diseño de CI; 2) Flujo de diseño de CI; 3) Introducción a Verilog HDL; 4) Diseño RTL con Verilog HDL; 5) Simulación de diseño con Verilog HDL; 6) Síntesis: correspondencia de Verilog HDL...
Guardado en:
| Autor principal: | |
|---|---|
| Formato: | Libro |
| Idioma: | Inglés |
| Publicado: |
Boca Ratón, EUA :
CRC Press,
2025, c2025
|
| Temas: | |
| Acceso en línea: | Ver documento en línea |
| Etiquetas: |
Sin etiquetas, Sé el primero en etiquetar este registro!
|
MARC
| LEADER | 00000nam^a2200000^a^4500 | ||
|---|---|---|---|
| 001 | 000632867 | ||
| 005 | 20260616000000.0 | ||
| 009 | 20260713152716.024 | ||
| 020 | |a 978-1-003-18708-0 | ||
| 037 | |a Acervo ITESO - Biblioteca | ||
| 041 | |a ING | ||
| 082 | |a 621. 3815 |b YAN | ||
| 100 | |a Yang, Xiaokun |e (autor) | ||
| 245 | 1 | 0 | |a Integrated Circuit Design : |b IC Design Flow and Project-Based Learning / |c X. Yang. |
| 264 | 4 | |a Boca Ratón, EUA : |b CRC Press, |c 2025, c2025 | |
| 264 | 2 | |a Birmingham, EUA : |b EBSCOhost [distribución], |c 2026 | |
| 300 | |a 1 libro electrónico en línea (XXIX, 464 p.) | ||
| 300 | |a 1 recurso en línea | ||
| 336 | |a datos para computadora |b cod |2 rdacontenido | ||
| 337 | |a computadora |b c |2 rdamedio | ||
| 338 | |a recurso en línea |b cr |2 rdasoporte | ||
| 506 | 1 | |a 3 licencias | |
| 520 | |a Contiene: I. Fundamentos del diseño y simulación de circuitos integrados (CI) con Verilog HDL: 1) Introducción al diseño de CI; 2) Flujo de diseño de CI; 3) Introducción a Verilog HDL; 4) Diseño RTL con Verilog HDL; 5) Simulación de diseño con Verilog HDL; 6) Síntesis: correspondencia de Verilog HDL con circuitos combinacionales y secuenciales básicos; 7) Diseño de FSM; 8) Diseño de ruta de datos FSM y comunicación de bus. II. Diseño e integración avanzados de CI: 9) Diseño e integración de hardware numérico; 10) Diseño iterativo y en flujo en hardware numérico; 11) Restricciones de temporización y diseño RTL de alta velocidad; 12) Diseño e integración de SoC. | ||
| 521 | |a 2026 BO Especialidad en Diseño de Microchips en Semiconductores | ||
| 649 | |a XX | ||
| 650 | |a Lenguajes de Descripción de Hardware | ||
| 650 | |a Circuitos Integrados - |x Diseño y Construcción - |x Tema Principal | ||
| 650 | |a Circuitos Electrónicos - |x Diseño y Construcción | ||
| 650 | |a Sistemas Analógicos Electrónicos | ||
| 650 | |a Sistemas Electrónicos | ||
| 650 | |a Ingeniería Electrónica | ||
| 856 | 4 | 0 | |u http://ezproxy.iteso.mx/login?url=https://search.ebscohost.com/login.aspx?direct=true&scope=site&db=nlebk&db=nlabk&AN=3952392 |y Ver documento en línea |
| 910 | |a Fondo General | ||
| 920 | |a Electrónicos - Libros en Línea | ||
| 930 | |a Plataforma Digital | ||
| 905 | |a 205 | ||
| 901 | |a 632867-1 |b IT2 |c EBO |i C |u 20260616 | ||
| 901 | |a 632867-2 |b IT2 |c EBO |i C |u 20260616 | ||
| 901 | |a 632867-3 |b IT2 |c EBO |i C |u 20260616 | ||
| 902 | |a https://opac.biblio.iteso.mx/vufind/Record/000632867 | ||