Multi Language Interpreter Embedding Tool for Shift Left Pre-Silicon Validation /
Gorde:
| Egile nagusia: | |
|---|---|
| Formatua: | Tesis Liburua |
| Hizkuntza: | ingelesa |
| Argitaratua: |
Guadalajara, México :
edición de autor,
2019
|
| Gaiak: | |
| Sarrera elektronikoa: | Ver documento en línea |
| Etiketak: |
Etiketarik gabe, Izan zaitez lehena erregistro honi etiketa jartzen!
|
MARC
| LEADER | 00000nam^a2200000^a^4500 | ||
|---|---|---|---|
| 001 | 000418206 | ||
| 005 | 20251023000000.0 | ||
| 009 | 20260310122410.837 | ||
| 037 | |a Acervo ITESO - Biblioteca | ||
| 041 | |a ING | ||
| 090 | |a MLD. 89 | ||
| 100 | |a Aparicio Zuleta, Christian |e (autor) | ||
| 245 | 1 | 0 | |a Multi Language Interpreter Embedding Tool for Shift Left Pre-Silicon Validation / |c C. Aparicio Zuleta. |
| 264 | 1 | |a Guadalajara, México : |b edición de autor, |c 2019 | |
| 300 | |a 1 tesis electrónica en línea (XIV, 51 p.) | ||
| 300 | |a 1 recurso en línea | ||
| 336 | |a datos para computadora |b cod |2 rdacontenido | ||
| 337 | |a computadora |b c |2 rdamedio | ||
| 338 | |a recurso en línea |b cr |2 rdasoporte | ||
| 502 | |a ITESO Tesis de Maestría en Diseño Electrónico | ||
| 649 | |a XX | ||
| 650 | |a VERILOG (Lenguaje de Descripción del Soporte Físico) | ||
| 650 | |a Circuitos Integrados Digitales | ||
| 650 | |a Circuitos Electrónicos - |x Simulación por Computadora | ||
| 650 | |a Sistemas Embebidos | ||
| 650 | |a Sistemas Computacionales | ||
| 650 | |a Desarrollo de Sistemas | ||
| 650 | |a Electrónica Digital | ||
| 650 | |a Ingeniería Computacional | ||
| 650 | |a Ingeniería Electrónica | ||
| 856 | 4 | 0 | |u https://rei.iteso.mx/handle/11117/6052 |y Ver documento en línea |
| 910 | |a Fondo General | ||
| 920 | |a Electrónicos - Tesis del ITESO en Línea | ||
| 930 | |a Repositorio Institucional | ||
| 905 | |a 201 | ||
| 901 | |a 418206-1 |b IT2 |c ETI |u 20250521 | ||
| 902 | |a https://opac.biblio.iteso.mx/vufind/Record/000418206 | ||