Reporte de formación complementaria en área de concentración en diseño de circuitos integrados /
I tiakina i:
| Kaituhi matua: | |
|---|---|
| Hōputu: | Tuhinga whakapae Pukapuka |
| Reo: | Pāniora |
| I whakaputaina: |
Guadalajara, México :
edición de autor,
2017
|
| Ngā marau: | |
| Urunga tuihono: | Ver documento en línea |
| Ngā Tūtohu: |
Kāore He Tūtohu, Me noho koe te mea tuatahi ki te tūtohu i tēnei pūkete!
|
MARC
| LEADER | 00000nam^a2200000^a^4500 | ||
|---|---|---|---|
| 001 | 000395200 | ||
| 005 | 20251023000000.0 | ||
| 009 | 20260310121355.895 | ||
| 037 | |a Acervo ITESO - Biblioteca | ||
| 041 | |a ESP | ||
| 090 | |a MLD. 65 | ||
| 100 | |a Oropeza Guzmán, Edgar |e (autor) | ||
| 245 | 1 | 0 | |a Reporte de formación complementaria en área de concentración en diseño de circuitos integrados / |c E. Oropeza Guzmán. |
| 264 | 1 | |a Guadalajara, México : |b edición de autor, |c 2017 | |
| 300 | |a 1 tesis electrónica en línea (170 p.) | ||
| 300 | |a 1 recurso en línea | ||
| 336 | |a datos para computadora |b cod |2 rdacontenido | ||
| 337 | |a computadora |b c |2 rdamedio | ||
| 338 | |a recurso en línea |b cr |2 rdasoporte | ||
| 502 | |a ITESO Tesis de Maestría en Diseño Electrónico | ||
| 649 | |a XX | ||
| 650 | |a Buffer (Ingeniería Computacional) | ||
| 650 | |a Memorias (Ingeniería Computacional) | ||
| 650 | |a Generador de Reloj | ||
| 650 | |a Circuitos Integrados Lineales - |x Diseño y Construcción - |x Tema Principal | ||
| 650 | |a Circuitos Integrados - |x Diseño y Construcción | ||
| 650 | |a Microelectrónica | ||
| 650 | |a Ingeniería Electrónica | ||
| 856 | 4 | 0 | |u https://rei.iteso.mx/handle/11117/4388 |y Ver documento en línea |
| 910 | |a Fondo General | ||
| 920 | |a Electrónicos - Tesis del ITESO en Línea | ||
| 930 | |a Repositorio Institucional | ||
| 905 | |a 201 | ||
| 901 | |a 395200-1 |b IT2 |c ETI |u 20250521 | ||
| 902 | |a https://opac.biblio.iteso.mx/vufind/Record/000395200 | ||