Computer Architecture : A Quantitative Approach /
Contenido: 1. Fundamentos del diseño y del análisis cuantitativo; 2. Diseño jerárquico de la memoria; 3. Paralelismo del nivel de instrucción y su explotación; 4. Paralelismo del nivel de datos en arquitecturas Vector, SIMD y GPU; 5. Paralelismo en el nivel de los hilos; 6. Computadoras de almacenam...
Shranjeno v:
| Glavni avtor: | |
|---|---|
| Drugi avtorji: | , |
| Format: | Knjiga |
| Jezik: | angleščina |
| Izdano: |
Boston, EUA :
Morgan Kaufmann,
2012, c2010
|
| Izdaja: | 5a edición |
| Teme: | |
| Oznake: |
MARC
| LEADER | 00000nam^a2200000^a^4500 | ||
|---|---|---|---|
| 001 | 000316853 | ||
| 005 | 20260217132648.0 | ||
| 009 | 20260310113326.814 | ||
| 020 | |a 978-0-12-383872-8 | ||
| 037 | |a Acervo ITESO - Biblioteca | ||
| 041 | |a ING | ||
| 082 | |a 004. 22 |b HEN | ||
| 100 | |a Hennessy, John L. |e (autor) | ||
| 240 | 1 | 1 | |a [Arquitectura de computadores: un enfoque cuantitativo] |
| 245 | 1 | 0 | |a Computer Architecture : |b A Quantitative Approach / |c J.L. Hennessy, D.A. Patterson ; colaboración de K. Asanovic... [et al.] ; pról. de Luiz André Barroso. |
| 250 | |a 5a edición | ||
| 264 | 4 | |a Boston, EUA : |b Morgan Kaufmann, |c 2012, c2010 | |
| 300 | |a 1 v. (varias paginaciones) | ||
| 336 | |a texto |b txt |2 rdacontenido | ||
| 337 | |a sin mediación |b n |2 rdamedio | ||
| 338 | |a volumen |b nc |2 rdasoporte | ||
| 520 | |a Contenido: 1. Fundamentos del diseño y del análisis cuantitativo; 2. Diseño jerárquico de la memoria; 3. Paralelismo del nivel de instrucción y su explotación; 4. Paralelismo del nivel de datos en arquitecturas Vector, SIMD y GPU; 5. Paralelismo en el nivel de los hilos; 6. Computadoras de almacenamiento a escala para explotar el nivel de requerimientos y el paralelismo del nivel de datos. Apéndices: A. Principios del conjunto de instrucciones; B. Revisión de la jerarquía de la memoria; C. Segmentación: conceptos básicos e intermedios; D. Sistemas de almacenamiento; E. Sistemas embebidos; F. Redes interconectadas; G. Procesadores de vectores con mayor profundidad; H. Hardware y software para VLIW y EPIC; I. Multiprocesadores de gran escala y aplicaciones científicas; J. Aritmética computacional; K. Encuesta de la arquitectura del conjunto de instrucciones; L. Perspectivas históricas y referencias. | ||
| 521 | |a 2015 BO Maestría en Diseño Electrónico | ||
| 521 | |a 2016 BO Licenciatura en Ingeniería en Sistemas Computacionales Acreditación | ||
| 521 | |a 2016 BO Licenciatura en Ingeniería Electrónica Acreditación | ||
| 649 | |a XX | ||
| 650 | |a Microprocesadores | ||
| 650 | |a Caché (Ingeniería Computacional) | ||
| 650 | |a Memorias (Ingeniería Computacional) | ||
| 650 | |a Bus de Datos | ||
| 650 | |a Almacenamiento de Información (Cómputo) | ||
| 650 | |a Componentes (Hardware) | ||
| 650 | |a Arquitectura de Computadoras - |x Tema Principal | ||
| 650 | |a Computadoras | ||
| 650 | |a Ingeniería Electrónica | ||
| 650 | |a Ingeniería Computacional | ||
| 700 | |a Asanovic, Krste |e (colaboración) | ||
| 700 | |a Patterson, David A. |e (autor) | ||
| 910 | |a Fondo General | ||
| 920 | |a Impresos - Libros | ||
| 930 | |a Colección General | ||
| 905 | |a 101 | ||
| 901 | |a 0500203437 |b IT1 |c ACC |i C130044 |u 20250521 | ||
| 901 | |a 0500203454 |b IT1 |c ACC |i C130043 |u 20250521 | ||
| 901 | |a 0500203457 |b IT1 |c ACC |i C130042 |u 20250521 | ||
| 901 | |a 0500325272 |b IT1 |c ACC |i D119009 |u 20250521 | ||
| 901 | |a 0500263911 |b IT1 |c ACC |i C150426 |u 20260217 | ||
| 902 | |a https://opac.biblio.iteso.mx/vufind/Record/000316853 | ||