Leakage in Nanometer CMOS Technologies /

Wedi'i Gadw mewn:

Manylion Llyfryddiaeth
Prif Awdur:	Narendra, Siva G. (ed.)
Awduron Eraill:	Chandrakasan, Anantha (edición) (edición)
Fformat:	Llyfr
Iaith:	Saesneg
Cyhoeddwyd:	Nueva York, EUA : Springer, 2006, c2006
Cyfres:	(Series on Integrated Circuits and Systems)
Pynciau:	Descargas Eléctricas - > Prevención - > Tema Principal CMOS (Electrónica) - > Diseño y Construcción - > Tema Principal Circuitos Integrados - > Diseño y Construcción Nanotecnología Ingeniería Electrónica
Tagiau:	Ychwanegu Tag Dim Tagiau, Byddwch y cyntaf i dagio'r cofnod hwn!

MARC


LEADER	00000nam^a2200000^a^4500
001	000287720
005	20260624000000.0
009	20260713143103.791
020			\|a 0-387-25737-3
020			\|a 978-0-387-25737-2
037			\|a Acervo ITESO - Biblioteca
041			\|a ING
082			\|a 621. 39732 \|b NAR
100			\|a Narendra, Siva G. \|e (ed.)
245	1	0	\|a Leakage in Nanometer CMOS Technologies / \|c Ed. de S.G. Narendra, A. Chandrakasan.
264		4	\|a Nueva York, EUA : \|b Springer, \|c 2006, c2006
300			\|a X, 307 p.
336			\|a texto \|b txt \|2 rdacontenido
337			\|a sin mediación \|b n \|2 rdamedio
338			\|a volumen \|b nc \|2 rdasoporte
440		1	\|a (Series on Integrated Circuits and Systems)
649			\|a XX
650			\|a Descargas Eléctricas - \|x Prevención - \|x Tema Principal
650			\|a CMOS (Electrónica) - \|x Diseño y Construcción - \|x Tema Principal
650			\|a Circuitos Integrados - \|x Diseño y Construcción
650			\|a Nanotecnología
650			\|a Ingeniería Electrónica
700			\|a Chandrakasan, Anantha \|e (edición)
910			\|a Fondo General
920			\|a Impresos - Libros
930			\|a Colección General
905			\|a 101
901			\|a 0500174753 \|b IT1 \|c ACC \|i 000054 \|u 20260624
902			\|a https://opac.biblio.iteso.mx/vufind/Record/000287720