Przejdź do treści
Biblioteca Dr. Jorge Villalobos Padilla, SJ
Dirección de Información Académica
Opiniones y sugerencias
Lista podręczna :
0
w liście podręcznej
( Pełny )
Logowanie instytutycjonalne
Język
Inglés
Deutsch
Español
Français
Italiano
日本語
Nederlands
Português
Português (Brasil)
中文(简体)
中文(繁體)
Türkçe
עברית
Gaeilge
Cymraeg
Ελληνικά
Català
Euskara
Русский
Čeština
Suomi
Svenska
polski
Dansk
slovenščina
اللغة العربية
বাংলা
Galego
Tiếng Việt
Hrvatski
हिंदी
Հայերէն
Українська
Sámegiella
Монгол
Māori
Opiniones y sugerencias
Lista podręczna :
0
w liście podręcznej
( Pełny )
Logowanie instytutycjonalne
Język
Inglés
Deutsch
Español
Français
Italiano
日本語
Nederlands
Português
Português (Brasil)
中文(简体)
中文(繁體)
Türkçe
עברית
Gaeilge
Cymraeg
Ελληνικά
Català
Euskara
Русский
Čeština
Suomi
Svenska
polski
Dansk
slovenščina
اللغة العربية
বাংলা
Galego
Tiếng Việt
Hrvatski
हिंदी
Հայերէն
Українська
Sámegiella
Монгол
Māori
Página de inicio
Portal Biblioteca
Tesauro
Reservar espacios
Revistas
Aviso de privacidad
Wszystkie pola
Tytuł
Autor
Hasło przedmiotowe
Sygnatura
ISBN / ISSN
Etykieta
Número de sistema
Szukaj
Wyszukiwanie zaawansowane
Diseño de un sistema de recupe...
Cytować
Wyślij emailem
Drukuj
Eksportuj rekord
Eksportuj do RefWorks
Eksportuj do EndNote
Eksportuj do Zotero Web Library
Dodaj do listy ulubionych książek
Odnośnik bezpośredni
Diseño de un sistema de recuperación de datos y señales de reloj /
Zapisane w:
Opis bibliograficzny
1. autor:
Gómez Castellanos, Alfonso
(autor)
Kolejni autorzy:
Malta Sevilla, Bernardo (autor)
(autor)
Format:
Praca dyplomowa
Książka
Język:
hiszpański
Hasła przedmiotowe:
Circuitos de Tiempo -
>
Diseño y Construcción -
>
Tema Principal
Circuitos Electrónicos -
>
Diseño y Construcción
Sistemas de Telecomunicación
Ingeniería Electrónica
Etykiety:
Dodaj etykietę
Nie ma etykietki, Dołącz pierwszą etykiete!
Egzemplarz
Opis
Komentarze
Podobne zapisy
Wersja MARC
Napisz pierwszy komentarz!
Komentarze
Najpierw się zaloguj
Podobne zapisy
Diseño y mejora de un sistema SerDes /
od: Lomelí Barajas, Miryam
Wydane: (2013)
Diseño de un sistema caótico : circuito de Chua /
od: Bolaños Valerio, Marcos Ignacio
Wydane: (2013)
Diseño de un multiplexor síncrono de reloj 32-A-1 con interpolador de 8-A-32 fases para un selector de fase /
od: Colón Reyna, Alan
Wydane: (2008)
Diseño de un transmisor serial de datos con impedancia, amplitud y pre-énfasis programables /
od: Covarrubias Larios, Romeo
Wydane: (2007)
Mejora y modernización de herramientas de verificación de circuitos electrónicos para una empresa de diseño de semiconductores /
od: Guzmán Rosales, Gustavo
Wydane: (2011)
© 2026 Catálogo Público de la Biblioteca V/F -- v.11.0