Arquitectura de observabilidad e interfaz de configuración serial para un filtro digital multi-tasa /
Enregistré dans:
| Auteur principal: | |
|---|---|
| Format: | Thèse Livre |
| Langue: | espagnol |
| Sujets: | |
| Tags: |
Pas de tags, Soyez le premier à ajouter un tag!
|
MARC
| LEADER | 00000nam^a2200000^a^4500 | ||
|---|---|---|---|
| 001 | 000270198 | ||
| 005 | 20250521000000.0 | ||
| 009 | 20260310110948.472 | ||
| 037 | |a Acervo ITESO - Biblioteca | ||
| 041 | |a ESP | ||
| 090 | |a EDC. 2 | ||
| 100 | |a Velasco García, Miguel Angel |e (autor) | ||
| 245 | 1 | 0 | |a Arquitectura de observabilidad e interfaz de configuración serial para un filtro digital multi-tasa / |c M.A. Velasco García. |
| 264 | |a Guadalajara, México : |b edición de autor, |c 2007 | ||
| 300 | |a 1 disco compacto de computadora | ||
| 336 | |a datos para computadora |b cod |2 rdacontenido | ||
| 337 | |a computadora |b c |2 rdamedio | ||
| 338 | |a disco de computadora |b cd |2 rdasoporte | ||
| 502 | |a ITESO Reporte de Especialidad en Diseño de Circuitos Integrados | ||
| 649 | |a XX | ||
| 650 | |a Filtros Digitales - |x Tema Principal | ||
| 650 | |a VERILOG (Lenguaje de Descripción del Soporte Físico) | ||
| 650 | |a Circuitos Integrados - |x Simulación por Computadora - |x Tema Principal | ||
| 650 | |a Electrónica Digital | ||
| 650 | |a Ingeniería Electrónica | ||
| 910 | |a Fondo General | ||
| 920 | |a Electrónicos - Tesis del ITESO en Disco | ||
| 905 | |a 202 | ||
| 901 | |a 0500155357 |b IT2 |c STS |u 20250521 | ||
| 902 | |a https://opac.biblio.iteso.mx/vufind/Record/000270198 | ||