Timing /
Gardado en:
| Autor Principal: | |
|---|---|
| Formato: | Libro |
| Idioma: | inglés |
| Publicado: |
Boston, EUA :
Kluwer,
2004, c2004
Boulder, EUA : NetLibrary [distribución], 2004 |
| Temas: | |
| Acceso en liña: | Ver documento en línea |
| Etiquetas: |
Sen Etiquetas, Sexa o primeiro en etiquetar este rexistro!
|
MARC
| LEADER | 00000nam^a2200000^a^4500 | ||
|---|---|---|---|
| 001 | 000192001 | ||
| 005 | 20251023000000.0 | ||
| 009 | 20260310102546.887 | ||
| 020 | |a 1-4020-8022-0 | ||
| 020 | |a 1-4020-7671-1 | ||
| 037 | |a Acervo ITESO - Biblioteca | ||
| 041 | |a ING | ||
| 082 | |a 621. 395 |b SAP | ||
| 100 | |a Sapatnekar, Sachin S. |e (autor) | ||
| 245 | 1 | 0 | |a Timing / |c S.S. Sapatnekar. |
| 264 | 4 | |a Boston, EUA : |b Kluwer, |c 2004, c2004 | |
| 264 | 4 | |a Boulder, EUA : |b NetLibrary [distribución], |c 2004 | |
| 300 | |a 1 libro electrónico en línea (IX, 294 p.) | ||
| 336 | |a datos para computadora |b cod |2 rdacontenido | ||
| 337 | |a computadora |b c |2 rdamedio | ||
| 338 | |a recurso en línea |b cr |2 rdasoporte | ||
| 506 | 1 | |a 1 licencia | |
| 649 | |a XX | ||
| 650 | |a Circuitos de Tiempo - |x Diseño y Construcción - |x Tema Principal | ||
| 650 | |a VLSI - |x Diseño y Construcción | ||
| 650 | |a Circuitos Integrados - |x Diseño y Construcción | ||
| 650 | |a Análisis de Series Temporales | ||
| 650 | |a Diseño Asistido por Computadora | ||
| 650 | |a Proceso Electrónico de Datos | ||
| 650 | |a Ingeniería Computacional | ||
| 650 | |a Ingeniería Electrónica | ||
| 856 | 4 | 0 | |u https://ezproxy.iteso.mx/login?url=https://search.ebscohost.com/login.aspx?direct=true&scope=site&db=nlebk&db=nlabk&AN=114608 |y Ver documento en línea |
| 910 | |a Fondo General | ||
| 920 | |a Electrónicos - Libros en Línea | ||
| 930 | |a Plataforma Digital | ||
| 905 | |a 205 | ||
| 901 | |a 192001 |b IT2 |c EBO |i C26 |u 20250521 | ||
| 902 | |a https://opac.biblio.iteso.mx/vufind/Record/000192001 | ||