Diseño lógico /
I tiakina i:
| Kaituhi matua: | |
|---|---|
| Ētahi atu kaituhi: | |
| Hōputu: | Pukapuka |
| Reo: | Pāniora |
| I whakaputaina: |
Valencia, España :
Universidad Politécnica de Valencia,
1995, c1995
|
| Ngā marau: | |
| Ngā Tūtohu: |
Kāore He Tūtohu, Me noho koe te mea tuatahi ki te tūtohu i tēnei pūkete!
|
MARC
| LEADER | 00000nam^a2200000^a^4500 | ||
|---|---|---|---|
| 001 | 000052300 | ||
| 005 | 20260814000000.0 | ||
| 009 | 20260815103914.582 | ||
| 020 | |a 84-7721-351-8 | ||
| 037 | |a Acervo ITESO - Biblioteca | ||
| 041 | |a ESP | ||
| 082 | |a 621. 39 |b GIL | ||
| 100 | |a Gil Vicente, Pedro Joaquín |e (autor) | ||
| 245 | 1 | 0 | |a Diseño lógico / |c P.J. Gil Vicente, J. Albaladejo Meroño. |
| 264 | 4 | |a Valencia, España : |b Universidad Politécnica de Valencia, |c 1995, c1995 | |
| 300 | |a 456 p. | ||
| 336 | |a texto |b txt |2 rdacontenido | ||
| 337 | |a sin mediación |b n |2 rdamedio | ||
| 338 | |a volumen |b nc |2 rdasoporte | ||
| 649 | |a XX | ||
| 650 | |a Lógica Matemática | ||
| 650 | |a Circuitos Electrónicos | ||
| 650 | |a Electrónica Digital | ||
| 650 | |a Ingeniería Electrónica | ||
| 650 | |a Componentes (Hardware) | ||
| 650 | |a Arquitectura de Computadoras | ||
| 650 | |a Computadoras | ||
| 650 | |a Ingeniería Computacional | ||
| 700 | |a Albaladejo Meroño, José |e (autor) | ||
| 910 | |a Fondo General | ||
| 920 | |a Impresos - Libros | ||
| 930 | |a Colección General | ||
| 905 | |a 101 | ||
| 901 | |a 0500009895 |b IT1 |c ACC |u 20260814 | ||
| 902 | |a https://opac.biblio.iteso.mx/vufind/Record/000052300 | ||