rdf-syntax-grammar
mods: Writing Testbenches Using SystemVerilog Bergeron, Janick creator (autor) text monographic ING 1 libro electrónico en línea (XXV, 411 p.) 1 recurso en línea Se presentan aquí las características, metodología y modelos de uso de verificación funcional con lenguaje Verilog, que forman parte de SystemVerilog, que pueden aplicarse tanto a simuladores, como a complejas herramientas de gestión. Peticiones 2019 J. Bergeron. 1 licencia XX VERILOG (Lenguaje de Descripción del Soporte Físico) - Tema Principal Circuitos Integrados - Simulación por Computadora Circuitos Integrados - Prueba y Medición - Tema Principal Control de Calidad Ingeniería Computacional Ingeniería Electrónica 621. 392 BER 978-0-387-31275-0 Acervo ITESO - Biblioteca https://ezproxy.iteso.mx/login?url=https://search.ebscohost.com/login.aspx?direct=true&scope=site&db=nlebk&db=nlabk&AN=190232 1 licencia 20251023000000.0 000418348