Diseño e implementación de divisor de frecuencia e integración del SoC CDR adaptativo a jitter con LFSR para pruebas y PLL interno con tecnología BiCMOS de 130 nm Núñez López, Francisco Javier creator (autor) text monographic ESP 1 tesis electrónica en línea (XI, 148 p.) 1 recurso en línea Se presenta una herramienta de diseño por computadora para la analizar, caracterizar y optimizar múltiples versiones de estructuras analógicas para el bosquejo de circuitos integrados. Este instrumento busca reducir el tiempo de diseño de circuitos. F.J. Núñez López. ITESO Tesina de Especialidad en Diseño de Sistemas en Chip XX Oscilador de Tensión - Diseño y Construcción Circuitos Integrados Bipolares - Diseño y Construcción - Tema Principal Circuitos Integrados - Diseño y Construcción Circuitos Electrónicos - Tema Principal Electrónica Digital Ingeniería Electrónica Ingeniería Electrónica Ingeniería Computacional Acervo ITESO - Biblioteca https://rei.iteso.mx/handle/11117/5785 20251023000000.0 000412450